HORIZONTAL SCANNING CIRCUIT WITH FUNCTION FOR ELIMINATING FIXE **DUPLICATE PATTERN**

Patent number:

JP5216441

Publication date:

1993-08-27

Inventor:

MAEKAWA TOSHIICHI

Applicant:

SONY CORP

Classification:

- international:

G02F1/133; G09G3/20; G09G3/36; H04N5/66;

G02F1/13; G09G3/20; G09G3/36; H04N5/66; (IPC1-7):

G02F1/133; G09G3/36; H04N5/66

- european:

G09G3/36C14A

Application number: JP19920042084 19920131 Priority number(s): JP19920042084 19920131 Also published as:


EP0553823 (A: EP0553823 (A:

EP0553823 (B

Report a data error he

Abstract of JP5216441

PURPOSE:To eliminate the vertical streak defect of a displayed image by improving the horizontal scanning circuit of an active matrix type liquid crystal display device. CONSTITUTION:The horizontal scanning circuit of the active matrix type liquid crystal display device is equipped with a shift register S/R for successively generating a horizontal switch-driving pulse signal. Further, a fixed pattern-removing circuit (NOR) is connected, thus an advance pulse generated previously from the shift register S/R is received as a control signal and the output timing of a succeeding pulse having the rise of the same phase as the fall of the preceding pulse is controlled. Consequently, interference between pulses included in the horizontal switch-driving pulse signal is eliminated.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-216441

(43)公開日 平成5年(1993)8月27日

(51) Int. Cl	識別記号			FΙ	
G09G	3/36			7319-5G	
G02F	1/133	550		7820-2K	
HO4N	5/66	102	В	9068-5C	

審査請求 未請求 請求項の数4 (全10頁)


(21)出願番号	特願平4-42084	(71)出願人 000002185
		ソニー株式会社
(22)出願日	平成4年(1992)1月31日	東京都品川区北品川6丁目7番35号
		(72)発明者 前川 敏一
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 弁理士 高橋 光男
		·
		1

(54) 【発明の名称】固定重複パタン除去機能付水平走査回路

(57) 【要約】

【目的】 アクティブマトリクス型液晶表示装置の水平 走査回路を改善して表示画像の縦筋欠陥を除去する。

【構成】 アクティブマトリクス型液晶表示装置の水平 走査回路は水平スイッチ駆動パルス信号を順次発生する 為のシフトレジスタS/Rを備えている。さらに、固定パタン除去回路(NOR)が接続されており、シフトレジスタS/Rから先に発生した先発パルスを制御信号として受け入れ且つこの先発パルスの立ち下がりと同位相の立ち上がりを有する後発パルスの出カタイミングを規制する。これにより水平スイッチ駆動パルス信号に含まれるパルス間の干渉が取り除かれる。



2

【特許請求の範囲】

【請求項1】 出力部から水平スイッチ駆動パルス信号を順次発生する為のシフトレジスタと、先に発生したN段目の先発水平スイッチ駆動パルスを制御信号として受け入れ且つこのN段目の先発水平スイッチ駆動パルスの立ち下がりと同位相の立ち上がりを有するM段目の後発水平スイッチ駆動パルスの出力タイミングを制御する固定パタン除去回路とを備えた事を特徴とする水平走査回路。

【請求項2】 該固定パタン除去回路はN段目の先発水 10 平スイッチ駆動パルスを制御信号として (M=N+1) 段目の次発水平スイッチ駆動パルスの出力タイミングを 制御する事を特徴とする請求項1記載の水平走査回路。

【請求項3】 X軸方向に平行に配列された複数のゲート線と、Y軸方向に平行に配列された複数のデータ線と、前記ゲート線にゲート信号を線順次供給する第1の走査部と、前記データ線にデータ信号を線順次供給する第2の走査部と、前記ゲート線から供給されるゲート信号によって選択され且つ前記データ線から供給されるデータ信号をアクセスする為に前記ゲート線及びデータ線 20の交点に夫々設けられた能動素子とを有する二次元アドレス装置において、

前記第2の走査部が、水平スイッチ駆動パルス信号を順次発生する為のシフトレジスタと、先に発生したN段目の先発水平スイッチ駆動パルスを制御信号として受け入れ且つこのN段目の先発水平スイッチ駆動パルスの立ち下がりと同位相の立ち上がりを有するM段目の後発水平スイッチ駆動パルスの出力タイミングを制御する固定パタン除去回路と、この固定パタン除去回路からの出力を遅延させる遅延回路と、この遅延回路を通過した出力に30応答して前記データ線に夫々データ信号をサンプリング分配するスイッチ手段とから構成された事を特徴とする二次元アドレス装置。

【請求項4】 マトリクス状に配列された複数の画素電極と、この画素電極に接続された能動素子と、この能動素子の第1の電極に接続されたゲート線と、前記能動素子の第2の電極に接続されたゲート線とを有する一方の基板と、この一方の基板に対向配置された他方の基板と、両方の基板間に挟持された液晶層とを備えた液晶表示装置において、N段目の先発水平スイッチ駆動パルスを制御信号として前記N段目の先発水平スイッチ駆動パルスを制御信号として前記N段目の先発水平スイッチ駆動パルスの立ち下がりと同位相の立ち上がりを有するM段目の後発水平スイッチ駆動パルスを生成する走査回路を設け、前記データ線に順次供給される映像信号のサンプリングを行なうとともに、N段目に対応する先発サンプリングを例段目に対応する後発サンプリングが重ならない様にした事を特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はマトリクス状に配列されたゲートラインとデータラインとの交点に形成された薄膜トランジスタ等の能動素子と、対応する画素電極とから構成されるアクティブマトリクス型液晶表示装置に関する。より詳しくは、映像信号を線順次でデータラインに分配供給する為の水平走査回路に関する。

[0002]

【0003】各データ線Y」、Y」、…は夫々対応するスイッチングトランジスタS」、S」、…を介して共通の信号線SIGに接続されている。この信号線SIGには外部から映像信号が供給される。各スイッチングトランジスタのゲート電極には水平走査回路が接続されている。この水平走査回路は外部から入力される水平クロック信号HCLKに同期して順次水平スイッチ駆動パルスΦ」、Φ」、…をスイッチングトランジスタのゲート電極に印加する。一方、ゲート線X」、X」、…は図示しない垂直走査回路に接続されている。

【0004】次に、図8に示す回路の動作を簡潔に説明する。図示しない垂直走査回路を駆動するとゲート線が線順次で励起され行毎にTFTが選択される。この時、水平走査回路を駆動しスイッチングトランジスタを線順次で動作させると、信号線SIGに供給された映像信号が順次各データ線にサンプリングされる。サンプリングされた映像信号は行毎に選択されたTFTを介して順次対応する液晶セルに書き込まれる。この様にして、映像信号のサンプリングデータは点順次で個々の液晶セルに書き込まれる事になる。

[0005]

【発明が解決しようとする課題】次に、図9を参照して発明が解決しようとする課題を簡潔に説明する。図8に示す水平走査回路はシフトレジスタ等から構成されており、順次水平スイッチ駆動パルスΦ,, Φ,,…を出力する。論理的なレベルで考えると、先発のパルスΦ, と 後発のパルスΦ, とは重ならない様に設計されている。

しかしながら、実際にはパルスの立ち上がりや立ち下が りにダレ等がある為ジッタが生じ部分的に重なってしま う場合が生じる。即ち、隣接するパルスが互いに干渉す る。このジッタの量はシフトレジスタの各段における個 々のデバイスの電気特性に依存しており固有のものであ る。従って、パルス列間における重複パタンは固定して おり、シフトレジスタの特定の段には常に特定の量のジ ッタが現われる傾向にある。

【0006】前述した様に、先発パルスΦ、に応答して 対応するスイッチングトランジスタS」が導通し共通の 10 信号線SIGから映像信号が対応するデータ線Y」にサ ンプリングされる。次に、後発パルスΦ, に応答して対 応するスイッチングトランジスタS、が導通し共通の信 号線SIGから映像信号が対応するデータ線Y, にサン プリングされる。この時、ジッタがあると先発パルスΦ , が立ち下がらない内に後発パルスΦ, が立ち上がるの で、その間の充放電電流によって信号線SIGに電位の 揺れが生じる。この電位揺れは先発パルスが立ち下がら ない内に生じるので、データ線Y」にサンプリングされ てしまい、結果的にデータ線Y,のサンプリングデータ 20 に誤差が生じてしまう。この誤差はジッタ量に依存して いるので、特にジッタが著しい特定の段に常に現われる 事になる。これは画面全体として見ると所謂縦筋となっ て現われ画像品質を著しく損なうという問題点がある。 一般に、信号線SIGに映像信号を出力するビデオドラ イパの出力インピーダンスは高く、且つ信号線のインピ ーダンスも高い為、水平スイッチ駆動パルスのジッタの 影響を強く受け、画像の縦筋あるいは固定重複パタンが 顕著である。さらに、水平走査回路のクロック周波数を 下げ低消費電力化を図る為、所謂RGB同時駆動を行な 30 うと、見掛け上画素の列数が少なくなる為縦筋欠陥が一 層顕著になるという問題点がある。

【0007】上述した従来の技術の問題点に鑑み、本発 明はアクティブマトリクス型液晶表示装置に内蔵される 水平走査回路に固定重複パタン除去機能を付与し画像の 縦筋欠陥を改善する事を目的とする。

[0008]

【課題を解決するための手段】上述した従来の技術の課 題を解決し且つ本発明の目的を達成する為に講じられた 手段は以下の通りである。即ち、マトリクス状に配列さ れた複数の画素電極と、この画素電極に接続された能動 素子と、この能動素子の第1の電極に接続されたゲート 線と、前記能動素子の第2の電極に接続されたデータ線 とを有する一方の基板と、この一方の基板に対向配置さ れた他方の基板と、両方の基板間に挟持された液晶層と を備えた液晶表示装置において、N段目の先発水平スイ ッチ駆動パルスあるいはN段目と略同位相の先発水平ス イッチ駆動パルスを制御信号として前記N段目の先発水 平スイッチ駆動パルスの立ち下がりと同位相の立ち上が りを有するM段目の後発水平スイッチ駆動パルスを生成 50 ルスは所定の遅延をかけられた後対応する映像信号サン

する走査回路を設けるという手段を講じた。この走査回 路は、前記データ線に順次供給される映像信号のサンプ リングを行なうとともに、N段目に対応する先発サンプ リングとM段目に対応する後発サンプリングが重ならな い様に機能する。

【0009】具体的には、この水平走査回路は出力部か ら水平スイッチ駆動パルス信号を順次発生する為のシフ トレジスタと、先に発生したN段目の先発水平スイッチ 駆動パルスを制御信号として受け入れ且つこのN段目の 先発水平スイッチ駆動パルスの立ち下がりと同位相の立 ち上がりを有するM段目の後発水平スイッチ駆動パルス の出力タイミングを制御する固定パタン除去回路とから 構成されている。この固定パタン除去回路は、例えばN 段目の先発水平スイッチ駆動パルスを制御信号として (M=N+1) 段目の次発水平スイッチ駆動パルスの出 カタイミングを制御する様にしている。

【0010】本発明にかかる水平走査回路は液晶表示装 置ばかりでなく、広く二次元アドレス装置に適用可能で ある。この二次元アドレス装置は、X軸方向に平行に配 列された複数のゲート線と、Y軸方向に平行に配列され た複数のデータ線と、前記ゲート線にゲート信号を線順 次供給する第1の走査部と、前記データ線にデータ信号 を線順次供給する第2の走査部と、前記ゲート線から供 給されるゲート信号によって選択され且つ前記データ線 から供給されるデータ信号をアクセスする為に前記ゲー ト線及びデータ線の交点に夫々設けられた能動素子とを 有する。かかる構成を有する二次元アドレス装置におい て、前記第2の走査部は、水平スイッチ駆動パルス信号 を順次発生する為のシフトレジスタと、先に発生したN 段目の先発水平スイッチ駆動パルスを制御信号として受 け入れ且つこのN段目の先発水平スイッチ駆動パルスの 立ち下がりと同位相の立ち上がりを有するM段目の後発 水平スイッチ駆動パルスの出力タイミングを制御する固 定パタン除去回路と、この固定パタン除去回路からの出 力を遅延させる遅延回路と、この遅延回路を通過した出 カに応答して前記データ線に夫々データ信号をサンプリ ング分配するスイッチ手段とから構成されている。

[0011]

【作用】本発明によれば、水平走査回路は水平スイッチ 駆動パルス信号を順次発生する為のシフトレジスタの出 力段に固定パタン除去回路を接続している。この固定パ タン除去回路は、先に発生したN段目の先発水平スイッ チ駆動パルスを制御信号として受け入れ且つこの先発水 平スイッチ駆動パルスの立ち下がりと同位相の立ち上が りを有するM段目の後発水平スイッチ駆動パルスの出力 タイミングを制御している。換言すると、先発パルスの 出力中には後発パルスの出力を禁止し、先発パルスが立 ち下がった後確実に後発パルスが立ち上がる様にしてい る。さらに、固定パタン除去回路から出力された後発パ

プリングスイッチに供給される。この結果、シフトレジスタのN段目に対応する先発サンプリングとM段目に対応する後発サンプリングが必ず重ならない事になるので、縦筋あるいは固定重複パタンが除去できる。この発明においては、後発パルスの出力タイミングを制御する為に先発パルスを用いている。それ故、特に複雑な構成を有する回路の追加やクロック源の追加を要しない。

【実施例】以下図面を参照して本発明の好適な実施例を詳細に説明する。図1は本発明をアクティブマトリクス 10型液晶表示装置に適用した一例を示す模式的な回路プロック図である。なお、本発明はかかる二次元表示装置ばかりでなく、広く一般に二次元アドレス装置に適用可能なものである。

[0012]

【0013】図示する様に、本装置は、X軸方向に平行に配列された複数のゲート線X,,X,,…と、Y軸方向に平行に配列された複数のデータ線Y,,Y,,,,Y,,,,…とを有している。さらに、これらゲート線群にゲート信号を線順次供給する第1の走査部あるいは垂直走査部と、これらデータ線群に映像信号を線順次供給す 20る第2の走査部あるいは水平走査部とを備えている。

【0014】ゲート線群及びデータ線群の各交点には夫々能動素子例えば薄膜トランジスタ(TFT)T..., T..., T..., T..., T..., が設けられている。個々のTFTには対応する液晶セルレ..., L..., L...,

【0015】なお、図示しないが、マトリクス状に配列された複数の画素電極と、TFT群と、ゲート線群と、データ線群と、垂直走査部と、水平走査部とは一方の基板上に半導体プロセスを用いて形成されている。又、共通電極は他方の基板に形成されている。両基板を所定の40間隙を介して重ね合わせ液晶層を挟持する事によりアクティブマトリクス型液晶表示装置を得る事ができる。

【0016】引き続き図1を参照して、本発明の要部をなす水平走査部の回路構成を詳細に説明する。水平走査部はシフトレジスタS/Rを備えている。このシフトレジスタはD型のフリップフロップ(D-FF)を多段接続したものであって、簡便の為N段目ないしN+2段目のみを切り取って示してある。シフトレジスタの各段出力部にはNAND素子が接続されている。特に、シフトレジスタの各段との対応を示す場合には参照符号NAN 50

Dにサフィックスを付す事にする。例えば、N段目の出力端子に接続されているNAND素子はNAND。で表わす。以下、他の種類の素子及び信号パルス等についても同様の規則によりシフトレジスタ段との対応関係を示す必要がある場合にはサフィックスを用いる事にする。各NAND素子からは順次水平スイッチ駆動パルスBが出力される。このパルスはジッタが含まれており固定重複パタンが除去されていないので以下一次パルスBと称する。

【0017】NAND素子の出力端子にはNOR素子が 接続されている。このNOR素子群が固定パタン除去回 路を構成する。各NOR素子の出力端子には遅延素子D LYが接続されている。これら遅延素子群が遅延回路を 構成する。遅延回路の出力端子にはジッタが除去され且 つ所定の遅延処理を施された水平スイッチ駆動パルスΦ が出力される。以下、かかる処理を施されたパルスを二 次パルスΦと称する。実際には、遅延素子DLYの出力 は二次パルスΦとその反転パルスである。遅延素子の一 対の出力端子にはトランスミッションゲート素子Sが接 続されている。これらトランスミッションゲート素子群 がスイッチ手段を構成する。各トランスミッションゲー ト素子の入力端子は映像信号を供給する信号線SIGに 共通に結線されているとともに、出力端子は対応するデ ータ線Υに接続されている。二次パルスΦが印加されて いる期間に限りトランスミッションゲート素子が導通 し、映像信号が順次対応するデータ線Yにサンプリング 転送される。

【0018】固定パタン除去回路を構成する個々のNOR素子の入力端子の一方には前述した様に一次パルスBが供給されるとともに、他方の入力端子には二次パルスΦが入力される。このNOR素子は先発の二次パルスΦを制御信号として受け入れ且つこの先発二次パルスの立ち下がりと同位相の立ち上がりを有する後発一次パルスBの出力タイミングを制御するものである。本例においては、前段に対応する二次パルスΦに基き次段に対応する一次パルスBの立ち上がりタイミングを規制している。例えば、N段目に対応するNOR。はΦ。」に基きB。をゲート制御している。

【0019】又、遅延回路を構成する個々の遅延素子D LYは、本例においては直列接続されたインバータから なる。インバータの接続個数を適宜設定する事により所 望の遅延量が得られる。なお、NOR素子にも所定の遅 延が生じる。従って、回路全体としての遅延量はNOR 素子分と遅延素子DLY分とを合計したものである。

【0020】次に図2及び図3を参照して図1に示す水平走査部の動作を詳細に説明する。最初に、図2のタイミングチャートに基きシフトレジスタS/Rによる一次パルスBの出力について説明する。シフトレジスタS/RのN段目のD-FFには前段からデータパルスD。」が転送されてくる。又、シフトレジスタの各段には水平

クロック信号HCK1とその反転信号HCK2とが供給 されている。この例では、データパルスDの幅はクロッ ク信号の一周期分に設定されている。シフトレジスタの N段目に入力された前段からのデータパルスD。- 」はイ ンバータ対によってクロックの半周期分だけ遅延され且 つ反転される。この処理を受けたパルスの波形をA。と して示す。このパルスA。はさらに別のインバータによ り反転されN段目のデータパルスD。が得られる。タイ ミングチャートから明らかな様に、データパルスD。は 前段のデータパルスD。-, に比べてクロックの半周期分 10 だけシフトしている。この様に、シフトレジスタS/R はクロックの半周期分だけシフトしたデータパルス D。, D。, , , D。, , …を順次出力する。

【0021】シフトレジスタの各段出力端子にはNAN D素子が接続されている。例えば、N段目に接続された NAND。はこの段のデータパルスD。と次段のデータ パルスD。・・、とのナンド処理を行ない一次パスルB。を 出力する。同様に、N+1段目の出力端子に接続された NAND... は次の一次パルス В... を出力する。この 様にして、順次出力された一次パルスBはクロックの半 周期分に相当する幅を有するとともに、そのパルス幅ず つシフトしている。換言すると、前段の一次パルスが出 力された後直ちに次段の一次パルスが出力される。論理 的なレベルでは順次出力される一次パルスは重ならない が、実際にはパルスの立ち上がりや立ち下がりにダレが あるのでジッタが生じ互いに重なり合う場合が生じる。

【0022】続いて、図3のタイミングチャートを参照 して二次パルスΦの生成動作について説明する。N段目 のNAND。には前述した様に固定パタン除去回路を構 成するNOR。が接続されている。このNOR。はN段 30 目の一次パルスB。と前段の二次パルスΦ₁₋₁ とのノア 処理を行ない、パルスC。を出力する。図3のタイミン グチャートから明らかな様に、このパルスC。は前段の 二次パルスΦ。- の立ち下がりに同期して立ち上がる。 従って、N段目の一次パルスB。にジッタが含まれてい ても、対応するパルスC。からはこのジッタが除去され る。このパルスC。は遅延素子DLY。を介して所定量 だけ遅延され最終的な二次パルス Φ。 が出力される。 こ の様に、固定パタン除去回路は、先発の二次パルスを制 御信号として受け入れ且つこの先発二次パルスの立ち下 40 がりと同位相の立ち上がりを有する後発二次パルスの出 カタイミングを制御し固定重複パタンを取り除く。この 様な処理を施されて順次出力された二次パルスΦ。」、 Φ 。, Φ 。, , …は互いに重なり合う事がなく従来問題 となっていた表示画像の縦筋欠陥を除去できる。

【0023】図4は図1に示す回路の一変形例を表わし ており、理解を容易にする為に特に水平走査部のN段目 のみを切り取って示してある。図1に示す構成要素と同 一部分については同一の参照符号を付してある。異なる 点は、固定パタン除去回路がインパータ I とNAND素 50 子との組み合わせから構成されている事である。かかる 構成を有する固定パタン除去回路は図1に示す固定パタ ン除去回路(NOR。)と同様の機能を有する。

【0024】図5を参照して、本発明にかかる水平走査 部の他の実施例を説明する。理解を容易にする為に、図 1に示す水平走査部と同一の構成要素については同一の 参照符号を付してある。図1に示す実施例と異なる点 は、シフトレジスタS/Rの各段出力端子に接続されて いたNAND素子が取り除かれている事である。従っ て、本例においてはシフトレジスタの各段から出力され るデータパルスDが直接対応するNOR素子に入力され ている。これと関連して、各NOR素子の他の入力端子 には前段からの二次パルスΦではなく前々段からの二次 パルスΦが制御信号として入力されている。

【0025】次に、図6を参照して図5に示す水平走査 回路の動作を説明する。前述した様に、シフトレジスタ S/Rはクロック信号HCKの一周期分に相当する幅を 有するデータパルスDを直接順次出力する。各データパ ルスはクロック信号の半周期分ずつ互いにシフトしてい る。この例ではデータパルスは2つのグループに分けら れる。一方のグループは偶数段目のデータパルスD。, D.,,, D.,,, …を含み、他方のグループは奇数段目 のデータパルスD,,,, D,,,, D,,,, …を含んでい る。偶数段グループのデータパルスと奇数段グループの データパルスは各々異なった信号線から供給される映像 信号をサンプリングする為に用いられる。同一グループ 内においてジッタによりパルス干渉が生じる惧れがあ る。この為、本実施例では直前段の二次パルスではな く、前々段の二次パルスを制御信号として当該段の二次 パルス立ち上がりタイミングを規制している。この様 に、本発明は一般に先発のパルスを制御信号としてパル ス干渉の可能性がある特定の後発パルスの出力タイミン グを規制するものであり、特定の後発パルスは図1に示 した様な次発パルスに限られるものではない。

グを制御する事態は、例えば図7に示す場合にも現われ る。この例では、シフトレジスタ内で転送されるデータ パルスDの幅が長く設定されており、クロック信号HC Kの二周期分に相当している。この場合でも、シフトレ ジスタは互いにクロック信号の半周期分ずつシフトされ たデータパルス D_{i} , D_{i+1} , D_{i+2} , D_{i+3} , D.,,, D.,,, …を順次出力する。図7のタイミング チャートから明らかな様に、パルス干渉あるいはピット 干渉は3段おきに生じる。例えば、先発データパルスD 。の立ち下がりタイミングと後発データパルスD。、、の 立ち上がりタイミングが同位相にあるので、両者の間に ピット干渉が生じる惧れがある。従って、この場合には 4段前の水平スイッチ駆動パルスを制御信号として当該 段の水平スイッチ駆動パルスの発生タイミングを規制す

る事となる。

【0026】この様に、間をおいてパルス発生タイミン

1 ۸

[0027]

【発明の効果】以上説明した様に、本発明によれば、水平走査回路内に固定パタン除去回路を設ける事により表示画像の縦筋欠陥を除去する事ができるという効果がある。又、固定パタン除去回路は先発パルスを用いて後発パルスの出力タイミングを制御しているので回路構成が比較的簡便であるとともに、各段デバイスの電気特性のばらつきに対しても強い構造となっている。かかる固定重複パタン除去機能付の水平走査回路は特にRGB同時駆動方式を採用するアクティブマトリクス型液晶表示装 10 置に適用した場合顕著な効果を奏する事ができる。

9

【図面の簡単な説明】

【図1】本発明にかかる水平走査回路が適用されたアクティブマトリクス型液晶表示装置の一例を示す回路図である。

【図2】図1に示す水平走査回路の動作を説明する為の タイミングチャートである。

【図3】同じく水平走査回路の動作を説明する為のタイミングチャートである。

【図4】図1に示す水平走査回路に含まれる固定パタン 20

除去回路の変形例を示す回路図である。

【図 5 】水平走査回路の他の実施例を示す回路図である。

【図6】図5に示す水平走査回路の動作を説明する為の タイミングチャートである。

【図7】図5に示す水平走査回路の変形例の動作を説明 する為のタイミングチャートである。

【図8】従来のアクティブマトリクス型液晶表示装置を 示す回路図である。

【図9】図8に示す従来例の課題を説明する為のタイミングチャートである。

【符号の説明】

S/R シフトレジスタ

NOR ノアゲート素子(固定パタン除去回路)


DLY 遅延素子


S トランスミッションゲート素子(スイッチ手

段)


T 薄膜トランジスタ (能動素子)


L 液晶セル






【図1】







【図5】

